ABSTRACT
CONTENTS 3.1 Introduction : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 48 3.2 Background : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 51 3.3 Resource utilization analysis : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 52
3.3.1 Link load analysis : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 52 3.3.2 Real application-based analysis : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 53
3.4 The proposed router architecture: PVS-NoC : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 54 3.4.1 Packet format : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 56 3.4.2 The input controller and buffer allocation : : : : : : : : : : : : : : : : : : : : : : : : : : : 58 3.4.3 The output controller and routing algorithm : : : : : : : : : : : : : : : : : : : : : : : : 60 3.4.4 Comparison with existing architectures : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 61 3.4.5 Virtual-channel sharing under faults : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 63
3.5 Experimental results : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 64 3.5.1 Synthetic traffic : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 65 3.5.2 Real application traffic : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 65
3.6 Conclusions : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 66 Acknowledgments : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 68
3.7 Glossary : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 68
Buffers are greatly influential for the overall network on chip based systems operation. The existence of buffers contributes to enhance the throughput performance but a big fraction of power in interconnection platforms is consumed by buffers. Therefore an intelligent, self-protected and fault tolerant architecture for buffer management in Network-on-Chip (NoC) is required to meet the modern system requirements. Virtual channel (VC) architecture improves the network performance by increasing the physical channel utilization and avoiding deadlocks. The buffer utilization in typical VC architecture still needs to be addressed. On other hand, fully shared buffer architectures can deliver a high throughput with higher degree of buffer utilization at the expense of power consumption and silicon area.
