ABSTRACT
Contents 8.1 Leakage Power Reduction Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
8.1.1 Power shutoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259 8.1.2 Transistor stacking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260 8.1.3 Use of multiple Vth . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261 8.1.4 Use of multiple Vdd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
8.2 Leakage Power Reduction Techniques Applied to SRAM Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263 8.2.1 Static techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
